gdkchan
0b52ee6627
Optimize BIC, BSL, BIT, BIF, XTN, ZIP, DUP (Gp), FMADD (Scalar) and FCVT (Scalar) using SSE intrinsics (#405)
* Optimize BIC, BSL, BIT, BIF, XTN, ZIP, DUP (Gp), FMADD (Scalar) and FCVT (Scalar) using SSE intrinsics, some CQ improvements
* Remove useless space
* Address PR feedback
* Revert EmitVectorZero32_128 changes
2018-09-26 23:30:21 -03:00
..
2018-08-20 01:20:26 -03:00
2018-05-26 17:50:47 -03:00
2018-07-03 21:54:05 -03:00
2018-02-26 15:56:34 -03:00
2018-02-26 15:56:34 -03:00
2018-02-20 17:09:23 -03:00
2018-02-25 22:14:58 -03:00
2018-06-26 01:10:15 -03:00
2018-09-19 17:07:56 -03:00
Add Sse Opt. for Cmeq_V_2D, Cmgt_V_2D (Reg). Add Sse Opt. for Crc32cb, Crc32ch, Crc32cw, Crc32cx. Add 10 simple tests for Fcmgt, Fcmge, Fcmeq, Fcmle, Fcmlt (S, V) (Reg, Zero). Add 2 Cnt_V tests. (#183)
2018-06-25 22:32:29 -03:00
2018-06-02 11:44:52 -03:00
2018-09-18 20:36:43 -03:00
2018-08-15 15:59:51 -03:00
2018-02-20 17:09:23 -03:00
2018-02-20 17:09:23 -03:00
2018-09-26 23:30:21 -03:00
2018-09-26 23:30:21 -03:00
2018-08-20 01:20:26 -03:00
2018-09-26 23:30:21 -03:00
2018-08-16 21:44:44 -03:00
2018-09-26 23:30:21 -03:00
2018-09-26 23:30:21 -03:00
2018-07-14 13:13:02 -03:00
2018-09-26 23:30:21 -03:00
2018-09-17 01:54:05 -03:00
2018-03-13 21:24:32 -03:00
2018-02-20 17:09:23 -03:00
2018-05-26 17:50:47 -03:00
2018-09-08 14:24:29 -03:00
2018-08-05 18:56:30 -03:00
2018-09-26 23:30:21 -03:00